

T 121: DAQ, Trigger, Elektronik 5

Zeit: Donnerstag 16:45–19:00

Raum: GFH 01-731

T 121.1 Do 16:45 GFH 01-731

Modulkontrolle des topologischen Prozessors im künftigen ATLAS Level1-Trigger — BRUNO BAUSS, VOLKER BÜSCHER, REGINA CAPUTO, REINHOLD DEGELE, SABRINA GROH, KATHARINA JAKOBI, CHRISTIAN KAHRA, ADAM KALUZA, PATRIC KIESE, STEPHAN MALDANER, ANDREAS REISS, ULRICH SCHÄFER, JAN SCHÄFFER, EDUARD SIMIONI, MANUEL SIMON, STEFAN TAPPROGGE, ALEXANDER VOGEL und MARKUS ZINSER — Institut für Physik, Johannes Gutenberg-Universität Mainz

Wenn der ausgebaute LHC Anfang 2015 wieder in Betrieb geht, wird es möglich sein Proton-Proton Kollisionen bei einer Schwerpunktsenergie von 14 TeV und einer Luminosität von mindestens $10^{34} \text{ cm}^{-2} \text{ s}^{-1}$ zu untersuchen. Die damit einhergehende Steigerung der Ereignisrate wird u.a. durch ein neues Trigger-Modul in der ersten Triggerstufe, dem Topologischen Prozessor, bewältigt, welches Ereignisse z.B. anhand der Winkelverteilungen der Teilchenspuren im ATLAS-Detektor selektiert. Die Module des topologischen Prozessors sind konzipiert große Datenmengen mit jeweils einer Bandbreite von $\approx 1 \text{ Tb/s}$ zu empfangen. Hierfür werden FPGAs mit der derzeit größten Zahl an Multi-Gigabit-Transceivern benutzt.

Dieser Vortrag befasst sich mit der Modulkontrolle des topologischen Prozessors, welche u.a. das Setzen der gewünschten Trigger-Parameter, die Konfiguration und Überwachung des Moduls und die Anbindungen an das restliche Trigger-System beinhaltet. Es wird das verwendete Kommunikationsprotokoll IPbus und die Integration in die Trigger- und Datenerfassungs-Infrastruktur vorgestellt.

T 121.2 Do 17:00 GFH 01-731

LHCb-Upgrade: Kontrollaufgaben in der Backend-Elektronik des Outer Tracker — DARIO BUCHMANN und STEFAN SWIENIEK — Experimentelle Physik 5, TU Dortmund

Das Upgrade des LHCb-Detektors beinhaltet die Auslese der Daten im LHC-Takt von 40 MHz. Dazu muss unter anderem die Elektronik des äußeren Spurkammersystems (Outer Tracker), das durch einen Gasdetektor realisiert ist, verbessert werden. Das hierfür entwickelte sogenannte TELL40-Board soll in der Lage sein, alle Ereignisse bei 40 MHz zu verarbeiten. Dabei wird neben dem Ort auch die Driftzeit berücksichtigt, um die Rekonstruktionseffizienz zu erhöhen. Durch Erzeugung von Histogrammen aus diesen Daten kann die Funktion der vorgeschalteten Komponenten überprüft werden.

Der Vortrag behandelt die Echtzeit-Kontrolle und Ausgabe der Daten auf dem TELL40-Board für den Outer Tracker. In diesem Zusammenhang wird auch die Möglichkeit zur Implementierung von Driftzeit-histogrammen an einem Testsystem für programmierbare Logik (Stratix IV FPGA) untersucht.

T 121.3 Do 17:15 GFH 01-731

Online data reduction with FPGA-based track reconstruction for the Belle II DEPFET Pixel Detector — MICHAEL SCHNELL, JOCHEN DINGFELDER, and CARLOS MARINAS — University of Bonn

The innermost two layers of the Belle II vertex detector at the KEK facility in Tsukuba, Japan, will be covered by high-granularity DEPFET pixel sensors (PXD). The large number of pixels leads to a high data rate of around 256 Gbps, which has to be significantly reduced by the Data Acquisition System. For the data reduction the hit information of the surrounding Silicon strip Vertex Detector (SVD) is utilized to define so-called Regions of Interest (ROI). Only hit information of the pixels located inside these ROIs are saved. The ROIs for the PXD are computed by reconstructing track segments from SVD data and extrapolation to the PXD. The goal is to achieve a data reduction of up to a factor of 10 with this ROI selection. All the necessary processing stages, the receiving, decoding and multiplexing of SVD data on 48 optical fibers, the track reconstruction and the definition of the ROIs, will be performed by the Data Concentrator. The planned hardware design is based on a distributed set of Advanced Mezzanine Cards (AMC) each equipped with a Field Programmable Gate Array (FPGA) chip and 4 optical transceivers.

In this talk, the hardware and the FPGA-based tracking algorithm is introduced with recent performance simulation results. In addition, the acquisition and pre-processing of the SVD data are discussed.

T 121.4 Do 17:30 GFH 01-731

Quasi-Online Ereignisrekonstruktion im KM3NeT Projekt — TAMAS GAL für die ANTARES-KM3NeT-Erlangen-Kollaboration — Erlangen Centre for Astroparticle Physics, Erlangen, Deutschland

Das Neutrinooteleskop KM3NeT befindet sich in der Aufbauphase, im finalen Ausbau soll ein Volumen von mehreren Kubikkilometern instrumentiert werden. Zur Detektorüberwachung, sowie zur schnellen Reaktion auf bzw. Bereitstellung von Alarmierungen wird ein System implementiert, das eine Ereignisrekonstruktion zeitnah zur Datennahme ermöglicht. Die vom Detektor ankommenden, vorgefilterten Daten werden dazu nahezu in Echtzeit—d.h. mit Verzögerung im Sekunden- bis Minutenbereich—mit schnellen Rekonstruktionsmechanismen prozessiert. Damit lässt sich der Detektorstatus mittels abgeleiteten Verteilungen, wie z.B. Zeit- und Ladungsverteilungen der Sensortreffer und Ereignisraten überwachen. Zudem können Alarmsysteme, beispielsweise für GRB- und Supernova-Ereignisse, integriert werden. Die resultierenden Daten werden grafisch aufbereitet über eine Webschnittstelle zur Verfügung gestellt.

T 121.5 Do 17:45 GFH 01-731

Kombination von Rekonstruktionsalgorithmen mittels Random Decision Forests für das ANTARES Neutrinooteleskop — STEFAN GEISSELSÖDER für die ANTARES-KM3NeT-Erlangen-Kollaboration — ECAP, Friedrich-Alexander Universität Erlangen

Der ANTARES Detektor ist ein tscherenkobasiertes Neutrinooteleskop im Mittelmeer zur Detektion kosmischer Neutrinos. In einer Tiefe von ca. 2500 Metern messen 885 optische Module entlang 12 vertikaler Strings das von Myonen bei der Durchquerung des Detektors erzeugte Tscherenkovlicht. Die Spur und Energie von neutrinoinduzierten Myonen werden aus den Zeit- und Amplitudeninformationen der einzelnen Photomultiplier rekonstruiert. Die Gesamtmenge der rekonstruierten Ereignisse kann hinsichtlich ihrer räumlichen, zeitlichen und energetischen Verteilung analysiert werden, um Informationen über mögliche Quellen zu erhalten.

Der Vortrag zeigt, wie ein Klassifikationsalgorithmus eingesetzt wird, um verschiedene Spurrekonstruktionsalgorithmen zu kombinieren. Das Ziel ist die Auswahl der jeweils genauesten Rekonstruktion, um den kleinsten Winkelfehler zu erhalten. Dabei wird der sogenannte "Random Decision Forest" aufgrund seiner hohen Flexibilität verwendet.

Gefördert durch das BMBF (05A11WEA).

T 121.6 Do 18:00 GFH 01-731

Data Acquisition system and Link and Data Aggregator for the CALICE Analogue Hadron Calorimeter — JULIEN CAUDRON for the CALICE-Collaboration — Johannes-Gutenberg Universität Mainz

In the context of future linear colliders, in particular the ILC project, several calorimeter developments have been performed by the CALICE collaboration. Among them, the Analogue Hadron Calorimeter (AHCAL) is a high granularity sampling calorimeter with plastic scintillator tiles of $3 \times 3 \text{ cm}^2$. Those tiles are associated to a silicon photomultiplier and are distributed on 50 layers, leading to $\sim 8'000'000$ sensors. In order to handle this amount of channels, a powerful data acquisition system (DAQ) is developed, in which Link and Data Aggregator modules (LDA) are used to dispatch control signals and to merge data for all the sensor layers. This talk will present the results of the recent tests and the future plans.

T 121.7 Do 18:15 GFH 01-731

Entwicklung eines ATLAS ReadOutDrivers für MicroMegas Detektoren — ANDRE ZIBELL — Julius-Maximilians-Universität Würzburg — Ludwig-Maximilians-Universität München — für die MAMMA Kollaboration

Nach der zweiten Messperiode des LHC wird ab 2018 die Luminosität des Beschleunigers auf etwa $2 - 3 \times 10^{34} \text{ cm}^{-2} \text{ s}^{-1}$ erhöht. Die innersten Lagen des ATLAS Myonspektrometers in Vorwärtsrichtung (Small Wheels) können bei der damit einhergehenden Erhöhung der Untergrund-Trefferrate keine verlässliche Spurvorhersage mehr liefern. Aus diesem Grund werden im Zuge des Upgrades diese Detektoren gegen New Small Wheels ausgetauscht. Als Detektortechnologie hierfür wurden Micromegas gewählt. Während der zweiten Messperiode des LHC Beschleunigers 2015 bis 2017 eröffnet sich die einmalige Gelegen-

heit, diese Detektortechnologie parasitär unter den realen Bedingungen innerhalb des ATLAS Detektors zu erproben. Es wird die Entwicklung eines ATLAS-kompatiblen Auslesesystems zur Integration eines Micro-megas Prototyp-Detektors in die ATLAS Datenaufnahme während dieser Periode vorgestellt.

Eine engmaschige Qualitätskontrolle bei der Produktion der Micro-megas Detektoren ist unabdingbar, um die hohen mechanischen und elektronischen Anforderungen zu erfüllen. Es werden Methoden und Messparameter vorgestellt, um die Tauglichkeit sowohl der Einzelkomponenten, als auch der zusammengebauten Module an den verschiedenen Produktionsstandorten zu verifizieren.

T 121.8 Do 18:30 GFH 01-731

Schnelle Auslese des HV-MAPS Trackers des Mu3e Experiments — •SIMON CORRODI für die Mu3e-Kollaboration — Universität Heidelberg

Das Mu3e Experiment sucht nach dem Lepton-Flavour-verletzenden Zerfall $\mu^+ \rightarrow e^+e^-e^+$ mit einer Sensitivität von besser als 1 in 10^{16} μ -Zerfällen. Um diese Sensitivität zu erreichen, sind in der letzten Phase 2 Milliarden Zerfälle pro Sekunde notwendig. Diese hohe Rate in Kombination mit der großen Anzahl Pixel-Kanälen stellt hohe Anforderungen an das Datenerfassungssystem.

In den innersten mit Hochspannung betriebenen monolithischen aktiven Pixelsensoren (HV-MAPS) wird eine durchschnittliche Hit-Rate von bis zu 80 MHz erwartet. Alle O(5000) Pixel-Sensoren generieren gemeinsam O(1 Tbit/s) Null-unterdrückte Daten. Diese Daten werden über Aluminium Kapton Flexprints bei 800 Mbit/s aus der aktiven Region gesandt und weiter durch optische Verbindungen bei 6.4 Gbit/s in eine Filterfarm gebündelt.

Die Auslese des Mu3e Detektors ist so konstruiert, dass jeder Kno-

ten der auf Grafikprozessoren basierenden Filterfarm die Daten des gesamten Detektors einer ausgewählten Zeitspanne erhält.

Dieser Vortrag beschreibt die Konstruktion und erste Tests der Ausleseketten des MuPix Pixel Subdetektor, welche aus FPGAs in drei verschiedenen Abschnitten, LVDS und optischen Verbindungen besteht.

T 121.9 Do 18:45 GFH 01-731

Firmwareentwicklung und Test der ATLAS IBL BOC-Karte — •MARIUS WENSING¹, TOBIAS FLICK¹, PETER MÄTTIG¹, ROUHINA BEHPOUR¹ und ANDREAS KUGEL² — ¹Bergische Universität Wuppertal, Deutschland — ²Universität Heidelberg, Deutschland

Für die Erweiterung des ATLAS Pixel Detektors um eine neue, innerste Detektorlage (Insertable B-Layer, IBL) und um den Anforderungen durch die Erhöhung der Luminosität gerecht zu werden, ist es notwendig, neue Auslesesysteme mit höherer Bandbreite zu installieren. Auf der Off-Detektor-Seite bilden der Read-Out-Driver (ROD) und die Back-Of-Crate Karte (BOC) das System zur Steuerung und Auslese des Detektors. Die BOC-Karte sorgt für die opto-elektrische Wandlung der Signale und übernimmt das Timing des Pixel-Detektors.

Die Hardware der BOC-Karte besteht aus modernen Xilinx Spartan-6 FPGAs. Ein FPGA übernimmt die Steuerung der Karte, während zwei weitere FPGAs für die eigentliche Signalverarbeitung eingesetzt werden. Das Timing des Detektors lässt sich außerdem mit Hilfe der FPGAs grob in 6.25 ns Schritten und fein in 30 ps Schritten einstellen.

Der Vortrag liefert einen Überblick über die Firmware der BOC-Karte sowie die Ergebnisse des Produktionstests der Karten. Besonderes Augenmerk soll dabei auf die Kalibrierung der Verzögerungsleitungen für jede Karte gelegt werden.