

**T 11: Halbleiter: F&E 1**

Zeit: Montag 14:00–16:00

Raum: I.12.02 (HS 31)

T 11.1 Mo 14:00 I.12.02 (HS 31)

**Analyses of Test beam data for the ATLAS Upgrade Readout Chip (ABC130).** — •RICHARD PESCHKE for the ATLAS-Collaboration — DESY, Hamburg, Germany

As part of the ATLAS phase II upgrade it is planned to replace the current tracker with an all silicon tracker. The outer part of the new tracker will consist of silicon strip detectors. For the readout of the strip detector a new Analog to Binary Converter chip (ABC130) was designed. The chip is processed in the 130 nm technology. In laboratory measurements the preamplifier of the new ABC130 showed a significant lower gain than expected. From the measurements in the laboratory it was not possible to distinguish if the malfunction is in the preamplifier or in the test circuit. Therefore an unbiased test was mandatory. Among other measurements, one was a test beam campaign at the Stanford Linear Accelerator Collider (SLAC). The result of measurement is shown in the presentation.

T 11.2 Mo 14:15 I.12.02 (HS 31)

**Messung von Modellparametern an Transistoren mit Strahlungsschäden** — •FABIAN BRANDS, HANS KRÜGER, TOMASZ HEMPEREK und NORBERT WERMES — Physikalisches Institut, Bonn, Deutschland

Die Messaufbauten in den Experimenten der Hochenergiephysik werden immer größeren Strahlungsdosen ausgesetzt. Die Gewährleistung der Funktionalität aller Bauteile selbst nach großen Strahlungsdosen ist daher ein immer wichtigerer Punkt in deren Entwicklung.

Aufgrund ihrer Nähe zum Wechselwirkungspunkt gehören insbesondere die integrierten Schaltkreise der Pixeldetektoren zu den am stärksten betroffenen Bauteilen. Um deren Zuverlässigkeit zu erhöhen, müssen Methoden zum Schaltungsentwurf mit erhöhter Toleranz gegenüber Strahlungsschäden entwickelt werden.

Das wichtigste Hilfsmittel dafür sind Simulationen, die die Funktionalität und Ausfallsicherheit vor der Fertigung gewährleisten. Diese Simulationen basieren auf Transistormodellen, für deren Berechnung wiederum Modellparameter benutzt werden, die an realen Transistoren gemessen wurden. Durch das Erweitern der Simulationen um die Modellparameter von bestrahlten Transistoren können die von sich aus bereits mächtigen Simulationen besser für die Entwicklung strahlensicherer Transistorarchitekturen genutzt werden.

In diesem Vortrag wird ein Aufbau für die Messung dieser Modellparameter vorgestellt.

T 11.3 Mo 14:30 I.12.02 (HS 31)

**Bumpbonding-Verbindungstechnologien für die Forschung und Entwicklung neuer Detektoren** — TOBIAS BARVICH<sup>1</sup>, THOMAS BLANK<sup>2</sup>, MICHELE CASELLE<sup>2</sup>, FABIO COLOMBO<sup>1</sup>, BENEDIKT FREUND<sup>1</sup>, STEFAN HEINDL<sup>1</sup>, BOJAN HITI<sup>1</sup>, ULRICH HUSEMANN<sup>1</sup>, •SIMON KUDELLA<sup>1</sup>, HANS JÜRGEN SIMONIS<sup>1</sup>, PIA STECK<sup>1</sup>, MARC WEBER<sup>2</sup> und THOMAS WEILER<sup>1</sup> — <sup>1</sup>Institut für Experimentelle Kernphysik (IEKP), KIT — <sup>2</sup>Institut für Prozessdatenverarbeitung und Elektronik (IPE), KIT

Für die Entwicklung zukünftiger Detektoren bieten hybride Lösungen aus Sensor und Auslesechip den Vorteil großer Flexibilität. Für Pixeldetektoren wird dabei die Bumpbonding-Verbindungstechnologie verwendet. Die gängigen Verbindungsmaterialien wie SnPb-Lot oder Indium benötigen aufwendige lithographische Prozesse zur Bump-Deposition. Am Karlsruher Institut für Technologie (KIT) wird parallel zum Bumpbonding mit SnPb-Lot für die Module des neuen CMS-Pixeldetektors ein Gold-Stud-Bumpbonding-Prozess entwickelt. Dieser benötigt keine lithographischen Prozesse und stellt vor allem für kleine Stückzahlen eine einfache und kostengünstige Alternative dar, mit der auch einzelne Chips bestückt und gebondet werden können. Neben dem Gold-Stud-Bumpbonding-Prozess entwickelt das KIT weitere Bumpbonding-Prozesse wie den Precoated-Powder-Sheet(PPS)-Prozess und ein hybrides Verfahren aus Gold-Studs und SnPb-Bumps, das als Tieftemperatur-Prozess für Bestrahlungsstudien verwendet werden kann. Der Vortrag soll einen Einblick in die Funktionsweisen und die Möglichkeiten dieser Bumpbonding-Prozesse geben.

T 11.4 Mo 14:45 I.12.02 (HS 31)

**Investigation of Toshiba 130nm CMOS process as a possible candidate for active silicon sensors in HEP and X-**

**ray experiments** — YUNAN FU<sup>1</sup>, TOMASZ HEMPEREK<sup>1</sup>, TETSUICHI KISHISHITA<sup>1</sup>, HANS KRÜGER<sup>1</sup>, IVAN PERIC<sup>2</sup>, •PIOTR RYMASEWSKI<sup>1</sup>, and NORBERT WERMES<sup>1</sup> — <sup>1</sup>University of Bonn, Bonn, Germany — <sup>2</sup>Karlsruhe Institute of Technology, Karlsruhe, Germany

Following the advances of commercial semiconductor manufacturing technologies there has recently been an increased interest within experimental physics community in applying CMOS manufacturing processes to developing active silicon sensors. Possibility of applying high voltage bias combined with high resistivity substrate allows for better depletion of sensor and therefore quicker and more efficient charge collection. One of processes that accommodates those features is Toshiba 130nm CMOS technology (CMOS3E). Within our group a test chip was designed to examine the suitability of this technology for physics experiment (both for HEP and X-ray imaging). Design consisted of 4 pixel matrices with total of 12 different pixel flavors allowing for evaluation of various pixel geometries and architectures in terms of depletion depth, noise performance, charge collection efficiency, etc. During this talk initial outcome of this evaluation will be presented, starting with brief introduction to technology itself, followed by results of TCAD simulations, description of final design and first measurements results.

T 11.5 Mo 15:00 I.12.02 (HS 31)

**Chip Development in 65nm CMOS Technology for the High Luminosity Upgrade of the ATLAS Pixel Detector** — LEONARD GERMIC<sup>1</sup>, MIROSLAV HAVRÁNEK<sup>1,2</sup>, TOMASZ HEMPEREK<sup>1</sup>, TETSUICHI KISHISHITA<sup>1</sup>, HANS KRÜGER<sup>1</sup>, •PIOTR RYMASEWSKI<sup>1</sup>, and NORBERT WERMES<sup>1</sup> — <sup>1</sup>University of Bonn, Bonn, Germany — <sup>2</sup>Institute of Physics of the Academy of Sciences, Prague, Czech Republic

The LHC High Luminosity upgrade will result in a significant change of environment in which particle detectors are going to operate, especially for devices very close to the interaction point like pixel detector electronics. Challenges coming from the higher hit rate will have to be solved by designing faster and more complex circuits, while at the same time keeping in mind very high radiation hardness requirements. Therefore matching the specification set by the high luminosity upgrade requires a large R&D effort. Our group is participating in such a joint development \* namely the RD53 collaboration \* which goal is to design a new pixel chip using an advanced 65nm CMOS technology. During this presentation motivations and benefits of using this very deep-submicron technology will be shown together with a comparison with older technologies (130nm, 250nm). Most of the talk will be allocated to presenting some of the circuits designed by our group, along with their performance measurement results.

T 11.6 Mo 15:15 I.12.02 (HS 31)

**Planar pixel sensors in commercial CMOS technologies** — •LAURA GONELLA<sup>1</sup>, TOMASZ HEMPEREK<sup>1</sup>, FABIAN HÜGGING<sup>1</sup>, HANS KRÜGER<sup>1</sup>, ANNA MACCHIOLI<sup>2</sup>, and NORBERT WERMES<sup>1</sup> — <sup>1</sup>Physikalisches Institut der Universität Bonn, Nussallee 12, 53115 Bonn, Germany — <sup>2</sup>Max-Planck-Institut für Physik, Föhringer Ring 6, 80805 München, Germany

For the upgrade of the ATLAS experiment at the high luminosity LHC, an all-silicon tracker is foreseen to cope with the increased rate and radiation levels. Pixel and strip detectors will have to cover an area of up to 200m<sup>2</sup>. To produce modules in high number at reduced costs, new sensor and bonding technologies have to be investigated. Commercial CMOS technologies on high resistive substrates can provide significant advantages in this direction. They offer cost effective, large volume sensor production. In addition to this, production is done on 8" wafers allowing wafer-to-wafer bonding to the electronics, an interconnection technology substantially cheaper than the bump bonding process used for hybrid pixel detectors at the LHC. Both active and passive n-in-p pixel sensor prototypes have been submitted in a 150nm CMOS technology on a 2kΩcm substrate. The passive sensor design will be used to characterize sensor properties and to investigate wafer-to-wafer bonding technologies. This first prototype is made of a matrix of 36 x 16 pixels of size compatible with the FE-I4 readout chip (i.e. 50μm x 250μm). Results from lab characterization of this first submission will be shown together with TCAD simulations. Work towards a full size FE-I4 sensor for wafer-to-wafer bonding will be discussed.

T 11.7 Mo 15:30 I.12.02 (HS 31)

**Characterization of Active CMOS Sensors for Capacitively Coupled Pixel Detectors** — •TOKO HIRONO<sup>1</sup>, LAURA GONELLA<sup>1</sup>, JENS JANSEN<sup>1</sup>, TOMASZ HEMPEREK<sup>1</sup>, FABIAN HÜGGING<sup>1</sup>, HANS KRÜGER<sup>1</sup>, NORBERT WERMES<sup>1</sup>, and IVAN PERIC<sup>2</sup> — <sup>1</sup>Institute of Physics, University of Bonn, Bonn, Germany — <sup>2</sup>Institut für Prozessdatenverarbeitung und Elektronik, Karlsruher Institut für Technologie, Karlsruhe, Germany

Active CMOS pixel sensor is one of the most attractive candidates for detectors of upcoming particle physics experiments. In contrast to conventional sensors of hybrid detectors, signal processing circuit can be integrated in the active CMOS sensor. The characterization and optimization of the pixel circuit are indispensable to obtain a good performance from the sensors.

The prototype chips of the active CMOS sensor were fabricated in the AMS 180nm and L-Foundry 150nm CMOS processes, respectively a high voltage and high resistivity technology. Both chips have a charge sensitive amplifier and a comparator in each pixel. The chips are designed to be glued to the FEI4 pixel readout chip. The signals from 3 pixels of the prototype chips are capacitively coupled to the FEI4 input pads. We have performed lab tests and test beams to characterize the prototypes. In this presentation, the measurement results of the active CMOS prototype sensors will be shown.

T 11.8 Mo 15:45 I.12.02 (HS 31)

**Charakterisierung von HVCMOS Pixeldetektoren für den HL-LHC** — JÖRN GROSSE-KNETTER, ARNULF QUADT, •JULIA RIEGER und JENS WEINGARTEN — II. Physikalisches Institut, Georg-August-Universität Göttingen

Im Jahr 2023 soll der LHC zum High-Luminosity LHC (HL-LHC) erweitert werden. Die instantane Luminosität wird steigen, womit es mehr Wechselwirkungen pro Kollision geben wird, und durch die extrem hohen Teilchenraten werden sehr hohe Teilchenfluenzen erwartet. Damit ergeben sich neue Herausforderungen an die Detektoren. Um diesen gerecht zu werden, wird der aktuelle Spurdetektor ersetzt werden.

Die konkreten Anforderungen an den Spurdetektor hängen vom Abstand zum Wechselwirkungspunkt ab. In den innersten Lagen müssen die Detektoren mit Fluenzen von bis zu  $2 \times 10^{16} n_{eq}/cm^2$  umgehen und deswegen besonders strahlenhart sein. Das Hauptaugenmerk bei den äußeren Lagen liegt durch ihre große Fläche von um die  $20 m^2$  auf der Kosteneffizienz.

In diesem Vortrag wird der HV2FEI4 Sensor als ein mögliches Modulkonzept für die äußeren Lagen vorgestellt. Dieser kapazitiv gekoppelte Pixeldetektor (CCPD) ist mit einem ATLAS Pixel FE-I4 Auslesechip verbunden. Die Ergebnisse aus Labor- und Teststrahlmessungen werden präsentiert.