

HK 34: Instrumentation

Zeit: Dienstag 14:00–16:15

Raum: HSZ-405

Gruppenbericht

Optimizing the Data Life Cycle — •KILIAN SCHWARZ¹ and CHRISTOPHER JUNG² — ¹GSI, Planckstr. 1, 64291 Darmstadt — ²KIT, Kaiserstraße 12, 76131 Karlsruhe

Today, data play a central role in most fields of Science. In recent years, the amount of data from experiment, observation, and simulation has increased rapidly and the data complexity has grown. Also, communities and shared storage have become geographically more distributed. Therefore, methods and techniques applied for scientific data need to be revised and partially be replaced, while keeping the community-specific needs in focus. The Helmholtz Portfolio Extension "Large Scale Data Management and Analysis" (LSDMA) focuses on the optimization of the data life cycle in different research areas. In its five Data Life Cycle Labs (DLCLs), data experts closely collaborate with the communities in joint research and development to optimize the respective data life cycle. In addition, the Data Services Integration Team provides data analysis tools and services which are common to several DLCLs. This presentation describes the various activities within LSDMA and focuses on the work done in the DLCL "Structure of Matter". The main topics of this DLCL are the support for the international projects FAIR (Facility for Anti Proton and Ion Research) which will evolve around GSI in Darmstadt and the European XFEL and PETRA III at DESY in Hamburg.

HK 34.1 Di 14:00 HSZ-405

Exploiting Unused Cluster Resources with Virtualization — •STEFAN BOETTGER and UDO KEBSCHULL for the ALICE-Collaboration — IRI, Institut fuer Informatik, Uni Frankfurt

Cluster applications may have timing constraints. One approach to ensuring their satisfaction is over-provisioning, i.e. to provide more hardware resources than needed for processing a certain peak data rate. This concept is used for the HLT-Chain. This application runs in the ALICE HLT cluster and processes events at runtime of the ALICE experiment. Over-provisioning has a drawback: When physical resources are dimensioned for a peak data rate, then these resources are underutilized at times of decreased data rates. From a perspective of efficiency this is not desirable. Therefore a software framework has been developed which allows to run additional third-party applications in order to exploit temporarily unused cluster resources. To avoid relevant negative impact to the time-critical application the third-party applications are encapsulated in Virtual Machines (VMs) and the resource usage of VMs is dynamically adapted at runtime. The adaption is done both globally by e.g. hot-migrating VMs between nodes, but also locally by modifying the local resource share (e.g. CPU) of a VM. Policies allow to tune the trade-off between benefit of third-party applications (increased cluster usage, computed results) and negative impact to the time-critical application. Experiments show that using the framework in parallel to the HLT-Chain leads to additional computed results, increases the cluster CPU usage from 49% to 79% and causes no relevant impact to the HLT-Chain.

HK 34.2 Di 14:30 HSZ-405

Experience Report: System Management at the ALICE HLT Cluster — •CAMILLO LARA, FALCO VENNEDEY, JOCHEN ULRICH, STEFAN BÖTTGER, TIMO BREITNER, and UDO KEBSCHULL for the ALICE-Collaboration — Infrastruktur und Rechnersysteme in der Informationsverarbeitung (IRI), Institut für Informatik, Goethe-Universität Frankfurt am Main

The ALICE HLT cluster is responsible for the first analysis and compression of the data from the ALICE experiment at CERN. The processing is performed using hardware accelerators like FPGAs, GPUs and computer nodes with commodity hardware. The mixture of hardware accelerators and several types of nodes causes an increased configuration and system management effort. To handle this effort, we are using a combination of three tools: Chef for the configuration management, Ganglia for the real time monitoring and SysMES for unattended system management, i.e. automatic problem recognition and solution. The tools help to minimize the manpower needed to administrate the cluster by reducing the time needed to recognize and identify problems or even by solving problems automatically. In this talk, we give an insight into our setup and report on the experience we have gained with the heterogeneous, on-line processing cluster during the last four

years.

HK 34.4 Di 15:00 HSZ-405

Online software trigger at PANDA/FAIR — •DONGHEE KANG for the PANDA-Collaboration — Institut für Kernphysik, Universität Mainz, Germany

The PANDA experiment at the FAIR facility will employ a novel trigger-less readout concept. PANDA will have no first level hardware trigger and apply a high level software trigger to do fast event selection based on the physics properties of reconstructed events. A trigger-less data stream implies that an event selection requires track reconstruction and pattern recognition to be performed online, analysing data under real time condition at the event rates up to 40 MHz. A significant event rate reduction is required to reject effectively background events, while retaining the interesting events at the same time. The projected reduction factor is 10^{-3} . Real time event selection in this environment is very challenging and rely on sophisticated algorithms in the software trigger. This presentation will show the implementation and performance tests of the online high level physics trigger algorithms. The impact of parameters such as momentum, mass resolution, and PID probability for the event filtering will be presented.

HK 34.5 Di 15:15 HSZ-405

Entwicklung einer fehlertoleranten Konfigurations- und Scrubbing-Kette für den CBM Read-Out Controller (ROC) — •ANDREI-DUMITRU OANCEA, SEBASTIAN MANZ, HEIKO ENGEL, JANO GEBELEIN und UDO KEBSCHULL für die CBM-Kollaboration — Infrastruktur und Rechnersysteme in der Informationsverarbeitung (IRI), Goethe-Universität Frankfurt, Deutschland

Der CBM Read-Out Controller (ROC) ist in der CBM Kollaboration unter anderem zur Auslese des ToF-Detektors vorgesehen. Dafür muss er unter Strahlungseinwirkung im laufenden Experiment funktionsfähig bleiben und implementiert deswegen die SysCore Architektur. In seiner bisherigen Form des SysCore V2.2 hat das Board als Hauptkomponente einen SRAM basierten FPGA, dessen Konfiguration durch von ionisierenden Teilchen verursachte Single Event Upsets (SEU) beeinträchtigt wird, was die Funktionalität des Chips verändert. Das Board ist außerdem mit einem kleineren Flash basierten FPGA ausgestattet, dessen Konfiguration aufgrund der Flash-Technologie nicht von SEUs betroffen ist. Dieses zweite FPGA hat, neben anderen Schnittstellen, auch eine zum Konfigurationsinterface des ersten FPGAs. Somit kann es SEUs beheben, indem permanent die richtige Konfiguration in den SRAM basierten FPGA geladen wird, ohne den Betrieb zu unterbrechen (engl. configuration scrubbing). Im Zuge einer Diplomarbeit wurde die gesamte Konfigurations- und Scrubbing-Kette entwickelt und in das vorhandene CBM Firmware- und Software- Projekt eingebettet. Die Funktionalität wurde in einem Strahltest am FZ Jülich evaluiert. In diesem Vortrag werden die Ergebnisse dieser Arbeit vorgestellt.

HK 34.6 Di 15:30 HSZ-405

Modular CBM-ROC Firmware - Was bisher geschah und wie es weitergeht. — •SEBASTIAN MANZ und UDO KEBSCHULL für die CBM-Kollaboration — Lehrstuhl für Infrastruktur und Rechnersysteme in der Informationsverarbeitung (IRI), Universität Frankfurt, 60325 Frankfurt am Main, Germany

Das SysCore-v2 basierte Read-Out Controller (ROC) Board ist innerhalb der CBM Kollaboration weit verbreitet und wird von vielen Arbeitsgruppen zur Auslese ihrer Detektor Frontend-Elektronik genutzt. Um den unterschiedlichen Ansprüche der jeweiligen Einsatzwecke mit möglichst geringem Zusatzaufwand gerecht zu werden wurde eine Modularisierung des Firmwareredesigns eingeführt. Dazu wurde die Firmware in zwei Module, ein Frontend- und ein Transport-Modul, unterteilt.

Anfang 2013 findet hardwareseitig ein nahezu vollständiger Generationenwechsel statt. Das SysCore-v2 Board wird durch die nächste Version, dem SysCore-v3, ersetzt. Aber auch die Frontend-Elektronik wird erneuert: sowohl der neue GET4 Chip als auch das neue nXYTER basierte Frontend-Board FEB-E kommen jeweils mit einem neuen Interface. Zusätzlich zu den neuen Hardwarekomponenten wird auch das Kommunikationsprotokoll von CBMNet-v1 auf CBMNet-v2 umgestellt.

Im Zuge der umfangreichen Umstellungen möchten wir auch das Firmwareredesign weiterentwickeln. Dazu ist der Übergang vom bisherigen

gen Zwei-Modul-Konzept zu einem Drei-Modul-Konzept angedacht.
Die bisherige Realisierung sowie Pläne für zukünftige Entwicklungen des Modular CBM-ROC werden hier präsentiert.

HK 34.7 Di 15:45 HSZ-405

Read-Out Receiver Card Upgrade for ALICE DAQ and HLT
— •HEIKO ENGEL and UDO KEB SCHULL for the ALICE-Collaboration
— Infrastruktur und Rechnersysteme in der Informationsverarbeitung (IRI), Institut für Informatik, Goethe-Universität Frankfurt am Main

In the ALICE read-out chain, both Data Acquisition (DAQ) and High Level Trigger (HLT) use FPGA-based Read-Out Receiver Cards (RORCs) as interface between the optical Detector Data Link (DDL) and the DAQ and HLT cluster machines. A new version of this card has been developed as a common project of both groups. This card features a fast PCI-Express interface and parallel optical links controlled by a Xilinx Virtex-6 FPGA. This new board provides compatibility with the current read-out architecture while allowing read-out upgrades required for some systems after LS1. First boards are available and are under test. This contribution will present the state of the project.

HK 34.8 Di 16:00 HSZ-405

Kontrollsystem des PANDA-Experiments — •FLORIAN FELDBAUER^{1,2}, MALTE ALBRECHT³, TOBIAS TRIFFTERER³, MARIO FINK³ und CATHRINA SOWA³ für die PANDA-Kollaboration —
¹Helmholtz Institut Mainz —²Johannes Gutenberg-Universität Mainz —³Ruhr-Universität Bochum

Für das geplante PANDA-Experiment am Antiproton-Speicherring HESR der zukünftigen Beschleunigeranlage FAIR in Darmstadt wird ein Kontrollsystem basierend auf dem Softwarepaket EPICS (Experimental Physics and Industrial Control System) aufgebaut.

EPICS ist eine freie, quelloffene Sammlung von Softwarewerkzeugen, Bibliotheken und Applikationen. Es besitzt eine netzwerkbasierte Server/Client-Architektur und ermöglicht dadurch den Aufbau eines dezentralisierten Kontrollsysteams. Das Kontrollsystem des PANDA-Experiment wird auf Embedded-Systemen, wie beispielsweise dem Raspberry Pi Computer, arbeiten. Hierzu werden verschiedene Adapterplatten für diesen Computer mit den benötigten Schnittstellen entwickelt. Die für die PANDA-Slow-Control entwickelte Hard- und Software werden vorgestellt.

Gefördert vom BMBF und der EU.