Wuppertal 2015 – wissenschaftliches Programm
Bereiche | Tage | Auswahl | Suche | Aktualisierungen | Downloads | Hilfe
T: Fachverband Teilchenphysik
T 62: Trigger 1
T 62.3: Vortrag
Mittwoch, 11. März 2015, 17:15–17:30, G.10.06 (HS 6)
Einbau und Inbetriebnahme des Level-1 Topologischen Prozessors beim ATLAS-Experiment — Bruno Bauß, Volker Büscher, Reinholde Degele, Christian Kahra, Ulrich Schäfer, Eduard Simioni, Stefan Tapprogge und •Alexander Vogel — ETAP - Johannes-Gutenberg Universität, Mainz, Deutschland
Nach der Wiederinbetriebnahme des LHC Anfang 2015 wird dieser mit einer Schwerpunktsenergie von bis zu 14 TeV und einer Luminosität von über 1034 cm−2 s−1 betrieben werden. Die resultierende Ereignisrate ist zu hoch um sie mit der vorhandenen ersten Stufe des Triggersystems effizient verarbeiten zu können. Deshalb wurde diese modifiziert und ein Topologischer Prozessor integriert, welcher das System dabei unterstützt die hohe Ereignisrate zu verarbeiten. Dies geschieht durch topologische Algorithmen, zum Beispiel durch Schnitte auf Winekldifferenzen zwischen Triggerobjekten.
Um dies umzusetzen ist unter anderem eine hohe Datenrate von 1 Tb/s notwendig. Zur Bewältigung dieser wurde in Mainz ein Elektronikmodul entwickelt, welches optische Daten sendet und empfängt und die Berechnungen mit Hochlesitungs FPGAs durchführt. Eine weitere Herausforderung ist, dass inklusive Übertragung und Berechnung, nur ein Zeitfenster von 250 ns zur Verfügung steht. Damit diese hohen Anforderungen erreicht werden, wird mit FGPAs und darin enthaltenen Multi-Gigabit-Transceivern, sowie optoelektrischer Mehrkanaldatenübertragung gearbeitet. In diesem Vortrag werden die Resultate der ausführlichen Tests von Prototyp und Produktion Modul vorgestellt, sowie der Einbau und die Inbetriebnahme am Experiment erläutert