Wuppertal 2015 – wissenschaftliches Programm
Bereiche | Tage | Auswahl | Suche | Aktualisierungen | Downloads | Hilfe
T: Fachverband Teilchenphysik
T 84: Trigger 2
T 84.8: Vortrag
Donnerstag, 12. März 2015, 18:30–18:45, G.10.06 (HS 6)
Inbetriebnahme und Firmwareentwicklung von Prototypen des Level-1 Topologischen Prozessors beim ATLAS-Experiment — •Andreas D. Reiß, Bruno Bauß, Volker Büscher, Reinhold Degele, Christian Kahra, Adam Kaluza, Ulrich Schäfer, Jan Schäffer, Eduard Simioni, Manuel Simon, Stefan Tapprogge, Alexander Vogel und Markus Zinser — Johannes Gutenberg-Universität, Mainz, Deutschland
Ab 2015 soll der Large Hadron Collider Teilchenpakete mit einer Schwerpunktsenergie von 13 TeV zur Kollision bringen. Die hierbei entstehende Luminosität wird von der Größenordnung 1034/(cm2s) sein und würde die erste Stufe (Level-1) des bisherigen Triggersystems des ATLAS-Experiments aufgrund einer zu hohen Ereignisrate überfordern. Um diese zu senken und einen möglichst sensitiven Trigger für neue Physik zu erhalten, wurde das Triggersystem ausgebaut und ein Topologischer Prozessor eingefügt, der innerhalb von ungefähr 200 ns ankommende Daten in FPGAs verarbeitet. Hierzu werden Informationen von Jets, Elektronen/Photonen, Taus und Myonen erstmals auf einer Karte verwendet, um diese für topologische Triggerentscheidungen zu nutzen. Der Topologische Prozessor arbeitet mit elektrischen Multi-Gigabit-Sende-Empfänger-Einheiten und opto-elektrischen Konvertern, die pro Kanal eine Datenübertragungsrate von 6,4 Gb/s verwenden mit einer Gesamtdatenrate von 1024 Gb/s pro Topologischem Prozessor Modul. In diesem Vortrag werden die Arbeitsweise des Gesamtsystems, die Firmwareentwicklung für die FPGAs und die bisherigen Tests zur Inbetriebnahme zusammengefasst.