Bereiche | Tage | Auswahl | Suche | Downloads | Hilfe

HL: Halbleiterphysik

HL 4: Bauelemente

HL 4.4: Vortrag

Montag, 26. März 2001, 11:15–11:30, S17

Technologie zur Herstellung von MOSFETs mit ultrakurzen Kanälen — •Joachim Knoch¹, Jörg Appenzeller¹, Bruno Lengeler¹, Richard Martel², Paul Solomon², Phadon Avouris², Christel Dieker³, Jörg Scholvin⁴ und Jesus del Alamo⁴ — ¹2. Physikalisches Institut, RWTH Aachen, Templergraben 55, 52056 Aachen — ²IBM Research Division, T.J. Watson Research Center, Yorktown Heights, NY 10598, USA — ³Zentrum für Mikrostrukturanalyse, Universität Kiel, Olshausenstrasse 40, 24118 Kiel — ⁴Massachusetts Institute of Technology, 77 Massachusetts Avenue, Cambridge, MA 02139, USA

Die Miniaturisierung moderner Halbleiter Bauelemente in den sub-100 nm Bereich verlangt nach neuen Konzepten zur reproduzierbaren Fabrikation kleinster Bauelemente. Wir präsentieren ein Verfahren zur Herstellung von MOSFETs mit Kanallängen im 10 nm Bereich.[1] Das Konzept beruht auf der Kombination von einem speziellen Silizium Schichtpaket auf SOI und anisotropem, naßchemischem Ätzen, wodurch eine V-Grube im Silizium erzeugt, deren Spitze den Kanalbereich definiert. Die sich verjüngende Form der V-Grube erlaubt die Präparation ultrakurzer ’Source-Drain’ Abstände mit heute üblichen Lithographieverfahren.

Wir belegen die Funktionalität unseres Konzeptes mit Messungen der Strom-Spannungs Kennlininen erster Prototypen.

[1] J. Appenzeller et al., Appl. Phys. Lett., 77, 298 (2000)